自然科学教育部学生各位
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　総合科学技術共同教育センター
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　センター長　井原　敏博

総合科学技術共同教育センター（GJEC）理工融合教育科目・大学院教養教育科目・技術革新のための基礎科学、TSMCによる｢Advanced CMOS Technology-Device,Process,Design,and Package｣について開講の詳細をお知らせします。
　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　　　記

◇科目名　　　「Advanced CMOS Technology-Device,Process,Design,and Package」

◇講師　　　　　TSMC

◇開講日時　　　4月12日（金）・19日（金）・26日（金）
　　　　　　　　5月10日（金）・17日（金）・24日（金）・31日（金）
　　　　　　　　6月7日（金）
　　　　　　　　全８回　16：40～18：10
　　　　　　　　※講義室にて九大の講義をオンライン受講

◇講義室　　　　MAP49　黒髪南W2(黒髪　総合研究棟)
　　　　　208セミナー室
　　　　　　　　https://www.kumamoto-u.ac.jp/campusjouhou/map_kurokami_2
　　　　　　　　
◇単位数　　　　1単位

◇コード　　　　2018年度以降入学者：（博士前期）49193（博士後期）79193

◇カテゴリー　　Ⅰ（Books：English, Language: Japanese）

◇講義概要
The series of lecture is to provide an overview of semiconductor industrial practices, covering semiconductor device, process flow with modules, design & technology co-optimization on FinFET technology, and 3D packaging. It would reveals where advanced CMOS technology is from and heading on, challenges encountered, and resolutions.
本講義では、半導体デバイス、モジュールによるプロセスフロー、FinFET技術における設計と技術の協調最適化、3Dパッケージングなど、半導体産業における実践の概要を説明する。先進的なCMOS技術がどこから来て、どこへ向かっているのか、直面する課題と解決策を明らかにする。

1 Semiconductor introdcution(30mins), Device physics(60mins) / 半導体概論(30分)、デバイス物理(60分)
　　(1)Semiconductor industry, Foundry business, TSMC and JASM overview.
　　(2) Device physics : PN junction, MOS charasteristics
　　(1)半導体産業、ファウンドリビジネス、TSMCとJASMの概要
　　(2)デバイス物理：PN接合、MOS特性
2 Basic process flow introduction / 基本プロセスフロー紹介
　　Basic process flow introduction
　　基本プロセスフロー紹介
3 Process module : Lithography, ETCH / プロセスモジュール：リソグラフィ、ETCH
　　Process module LIT/ETCHintroduction
　　プロセスモジュールLIT/ETCH紹介
4 Process module : PVD, CVD, CMP / プロセスモジュール：PVD、CVD、CMP
　　Process module PVD/CVD/CMP introduction
　　プロセスモジュール PVD/CVD/CMP 紹介
5 (1)Process module : DIF, (2)Manufacturing AMHS / (1)プロセスモジュール：DIF、(2)製造AMHS
　　Process module DIF introduction, Manufacturing AMHS introdction
　　プロセスモジュールDIF紹介、製造AMHS紹介
6 Design and Technology Co-Optimization on FinFET technology 1 / FinFET技術の設計と技術最適化 1
　　Introduce design differences between FinFET and Planar technology
　　FinFET技術とPlanar技術の設計上の違いを紹介
7 Design and Technology Co-Optimization on FinFET technology 2 / FinFET技術における設計と技術の最適化 2
　　Advanced design mythology to optimize PPA (Performance, Power
　　Area) on standard cell, analog, and 3DIC designs
　　Explain the difference between FinFET and Planar using those three examples
　　PPA（性能、消費電力、面積）を最適化するための高度な設計神話。
　　面積）を最適化するための高度な設計神話
　　FinFETとPlanarの違いを3つの例で説明する
8 3D package / 3Dパッケージ
　　Advanced packaging technology of semiconductor devices
　　半導体デバイスの先端パッケージング技術

【履修登録】
希望者はSOSEKIまたは、大学院教務・国際担当にて下記締切日までに履修登録を行って下さい。
履修登録締切日：2024年4月17日（火）

【履修削除】
履修登録後に履修が出来なくなった場合は、下記締切日までに大学院教務にて履修削除手続きを行って下さい。
履修削除締切日：4月17日（火）

【重要】　
履修削除締切日までに手続きをしない場合は、履修の意志があるものとし、評価の対象とな
ります。

★GJECのホームページはこちら･･･https://www.fast.kumamoto-u.ac.jp/gjec/
　　　　　　
　
担当：自然科学系事務課大学院教務・国際担当